“育新杯”伊辛计算共创邀请赛优秀作品——伊辛自动布局器

“育新杯” 伊辛计算共创邀请赛优秀作品重磅揭晓！本期为大家带来武汉大学物理科学与技术学院iEDA团队的作品。团队基于“玉盘·伊辛云”伊辛计算云平台，将PCB布局问题转化为QUBO模型，设计了适配硬件特性的三维自旋编码与“纠错翻转—多段退火”后处理机制，成功实现多组Benchmark的毫秒级求解，布线线长显著优于模拟退火、强化学习等传统方案，验证了光电伊辛机在电子设计自动化（EDA）布局领域的巨大应用潜力。

后摩尔时代，集成电路（VLSI）和印刷电路板（PCB）的设计复杂度正以前所未有的速度增长，这给电子设计自动化（EDA）工具带来了巨大的计算挑战。在物理设计流程中，布局和布线是决定芯片性能、功耗、面积和信号完整性的核心环节。传统的VLSI及PCB布局布线算法面临着收敛速度慢、易陷入局部最优解且难以并行化等瓶颈，导致设计周期冗长且结果质量难以保证。

PCB布局示意图

iEDA团队从问题映射、硬件适配建模、混合求解优化三方面，为EDA布局问题设计了完整的伊辛计算求解方案，实现了物理约束与优化目标的精准转化。

一、三维自旋编码

团队创新性地引入线序对（Sequence‑Pair）表征法，将二维几何空间约束转化为拓扑序列约束。

线序对方法

定义三维自旋变量表征器件ID、在 Γ+ 与 Γ−序列中的位置，用O(N³)规模自旋完成含N个器件布局方案的完整编码，精准刻画器件间上下左右拓扑关系，解决了多体相互作用难以映射的痛点。

二、全局哈密顿量H_total构建

构建包含三大能量项的总能量函数，兼顾约束合规与优化目标：

(1) 构型约束H_cons：确保每个器件有且仅有一个 (i,j) 位置，且Γ⁺、Γ⁻序列中的每个位置有且仅有一个器件。

(2) 版图物理约束H_dim：通过惩罚在线序对表示中可能形成长关键路径的器件对，间接限制最终布局的包络框不超出预设版图边界。

(3) 线网优化项H_wire：激励同一线网内器件在拓扑上相互靠近，最小化后续布线长度。

同时，设置 α、β、γ 三类权重系数，平衡约束强度与优化效果。

三、“纠错翻转-多段退火”后处理机制

由于噪声等因素，且通过能量函数实现的约束属于软约束，最终得到的自旋构型不一定能满足约束条件。

针对这一问题，团队提出了“纠错翻转-多段退火”后处理机制:

(1) 光电伊辛机求解后，获取初始自旋构型；

(2) 识别冲突器件与位置，按器件权重优先级执行纠错翻转，消除布局重叠、越界等问题；

(3) 多段退火迭代优化，动态调整约束权重，直至获得可行解，确保最终方案满足所有设计规则。

“纠错翻转-多段退火”后处理机制

四、实证分析

团队选取6个Benchmark进行实验，并与传统的基于模拟退火的布局算法SA-PCB、基于力分析方法的Cypress、以及基于强化学习的Quilter算法对比。

光电伊辛机的求解时间都在0.09s左右，相较传统算法速度提升两个数量级。以布线线长（WL）为指标，将伊辛机结果归一化为1.0，SA‑PCB为1.25，Quilter为1.40，Cypress为1.30。

不同布局算法的对比

（WL是布线线长，RT是总的运行时间）

此外，光电伊辛机多次运行能量分布集中，求解质量不受自旋数量影响，稳定性高。

光电伊辛机运行结果的能量与中位数比值分布

伊辛自动布局器不仅充分展现了光电伊辛机在PCB布局优化上的领先性能，更以实际案例印证了新型计算范式与EDA工具深度融合的巨大价值，为破解芯片物理设计的算力难题提供了可落地、可推广的全新方向。

注：本文已获得iEDA团队授权宣传